最新公告:

中华视窗是诚信为本,市场在变,我们的诚信永远不变...

中华视窗

咨询热线

400-123-4657

行业资讯

当前位置: 首页 > 新闻动态 > 行业资讯

FPGA开发常用软件的安装

添加时间:2024-02-17

/

软件的安装

这篇博客里,我们一起去安装开发FPGA必备的软件包括:、、Gvim,并附上详细的安装步骤和配套说明,正常来说安装配置好这些软件可能也需要花费2-3小时,所以需要大家在这里多些耐心。工欲善其事必先利其器,选择合适版本的开发软件和工具,也是往后快乐学习工作的先决条件。目前市场上主流的FPGA器件供应商主要分为和,其中公司推出的FPGA软件环境为,公司推出的FPGA软件环境为ISE和,其图标如图1所示。

图1 、ISE、图标

从市场占有率来说,公司供应的FPGA芯片因其功能完善、性价比高占据市场的50% 以上的比例,公司的低端型号的芯片其中以-6系列为主要代表通常配套使用ISE开发环境,但是ISE软件现在已经停止更新,所以最后的版本定格在ISE 14.7上, 不会改变而对于公司目前占据市场主导的7系列(-7、Artix-7、-7、-7)和ZYNQ,等较高端芯片都配套使用开发环境,环境很好地兼顾ISE环境的所有功能,并且在实时更新软件版本中。

以嵌入式产品实际开发经验来看,这里向大家推荐 2017.4版本,因为这个版本非常稳定并且功能也比较完善,联合 10.6仿真软件使用效果很好,笔者在工作当中也一直在使用这个版本,当然这里大家也完全可以安装使用更高的版本,可以根据工作学习需要和电脑配置安装合适的版本,不过建议使用 2016.4及其以上的版本。一般来说版本越高的软件,因为功能增加了安装过后也就越占空间,同时不同的版本需要对应不同的版本才可以联合仿真,下表为官方推荐的和版本配套使用的情况。

2018.2

2018.1

2017.4

2017.3

2017.2

2017.1

2016.4

SE/DE/PE (10.6c)

SE/DE/PE (10.6c)

SE/DE/PE (10.6b)

SE/DE/PE (10.6b)

SE/DE/PE (10.5c)

SE/DE/PE (10.5c)

SE/DE/PE (10.5c)

表1 官方推荐和版本兼容表

在这里也去简单介绍一下 2017.4的安装流程。首先打开安装包如图2所示点击.exe,然后会进入安装引导界面如图3所示,直接next进入 2017.4的安装,图4和图5分别是 2017.4的接受许可协议界面和 2017.4的安装版次选择界面,并勾选“I Agree”和选择好对应安装的版次,一路next即可,在图6中 2017.4的选择组件和器件库界面,因为的安装非常占空间,大家可以根据实际需求来选择学习工作中用到的器件库来安装,在图7中,大家去选择 2017.4的安装路径,next后会弹出图8所示的 2017.4的安装总结界面,大家点击安装即可,耐心等待半小时左右,安装完毕后会自动弹出如图10 所示 2017.4的安装成功后的提示对话框,表示了 17.4已经成功安装好了,最后在安装结束如图11所示,我们可以选择 30 天试用期,也可以通过购买正版的 的 等途径来正常使用。

图2 2017.4的安装包

图3 2017.4安装的引导界面

图4 2017.4的接受许可协议界面

图5 2017.4的安装版次选择界面

图6 2017.4的选择组件和器件库界面

图7 2017.4的配置安装路径界面

编程环境软件有哪些_编程环境软件_编程环境软件是什么

图8 2017.4的安装总结界面

图9 2017.4的正在安装中的界面

图10 2017.4的安装成功后的提示对话框

图11导入 2017.4的

软件的功能概述

在安装完 17.4这个版本后,这里为大家简单地介绍下软件的大概使用流程,即如图12所示,打开软件,首先新建一个工程,在新建工程的过程中,大家完全可以通过工程创建向导,直接去新建一个芯片型号为-空工程,然后再手工去把的.v文件、IP核、约束.xdc文件添加到工程里,这一部分即设计输入,同时在设计输入和分析阶段, 软件会自动检查代码,如果代码有语法错误,那么开发环境上会给出相关的错误提示。

在FPGA 设计中,综合过程就是将RTL设计转变为由 FPGA 器件中的查找表(LUT)、触发器(FF)等各类底层电路单元所组成的网表,在这个过程中环境下的综合器也会对设计进行优化,删除多余的逻辑等等。在综合完成后,就是约束输入步骤了,.xdc约束文件中表达了设计者期望满足的时序约束、引脚约束等等,约束文件规范了整个设计的时序行为,并在综合与实现阶段来指导工具进行布局和布线,工具会按照你的约束尽量去布局和布线,以满足设计的时序要求,设计者可以在时序报告中看到最后的结果。

接着如果实现整个设计了,完成了布局和布线等等, 会给出提示结果。此时,就可以生成用于下载到器件中的比特流.bit文件了。最后通过下载器来将这个比特流.bit文件下载到 FPGA中,就完成了开发整个流程,可以上板观察现象了,但是.bit文件会掉电丢失,所以最终程序定型以后需要通过环境生成.mcs文件烧写到FPGA外挂flash中。

图 12 软件的使用流程

软件的安装

软件是由公司推出的一款非常优秀的FPGA仿真软件,其完美地兼容了各大FPGA厂家推出的IP核,因此成为业界必备的仿真神器,虽然本身也自带有仿真软件,但是的仿真速度和灵活性等各个方面却远超过它。为了更好地工程实践化,笔者建议大家去使用作为FPGA的仿真软件。

图13 10.6的安装包

前面也提到过和软件版本的匹配问题,所以豌豆科工也为大家提供了 10.6版本的下载链接用于匹配 17.4版本,其安装过程相对于软件更为简便,点击-win64-10.6-se.exe根据安装向导的提示一路next即可,其中如图14和图15所示分别是 10.6的安装导向界面,自定义 10.6的安装路径界面,大家可以自定义安装路径。

图14 10.6的安装导向界面

图15自定义 10.6的安装路径界面

.6d和.4软件的关联

打开软件,选择Tools选型下的 ,编译库 放入新建的文件夹D://.4_lib中,当然这里大家也完全可以自定义其他的路径, path选择安装路径下的win64,同时请注意不要忘记勾选 IP选项,最后单击即可,设置如下图16所示,其中整个编译过程一般需要半个小时到一个小时之间,过程中会弹出17的编译进度条,所以还请大家耐心等待。

图16 .4和 10.6联合设置的界面

图17 .4下编译 10.6的仿真库

在.4环境下编译完全以后,我们还需要添加一下用户的环境变量,如下图5-17所示,变量名为:,变量值为:D://.4_lib/.ini,就和刚才编译的路径名相同即可。

图18 添加环境变量识别.ini文件

我们再回到界面窗口,打开已经准备好的一个测试软件文件,如图19所示,进入界面后,请选择Tools选型下的设置选型。 打开设置以后,如图20和21所示,这里需要在3rd Party 下设置的安装路径和库路径;在下设置 为 ,我们只需要设置一次即可,后面打开软件就会默认设置好的了。

图19 打开项目工程

图20 在3rd Party 下设置的安装路径和库路径

图21 在下设置 为

如图22所示,我们选择.4环境下左侧工具栏的选型的Run ,单击Run 即可在.4下启动.6仿真软件,如果在安装配置成功的话,即可看到如图23所示下的在.6下的仿真波形图。

图22 在.4下启动.6仿真软件

图23 在.6下的仿真波形图

联系我们

电话:400-123-4657

传真:+86-123-4567

地址:浙江 温州市 温州大道欧江大厦26188号

邮箱:admin@yina37.com

电话:400-123-4657 传真:+86-123-4567 地址:浙江 温州市 温州大道欧江大厦26188号
版权所有:Copyright © 2002-2024 中华视窗 版权所有 非商用版本 ICP备案编号:粤IP**********    网站地图